基于Barrett模乘算法的RSA密码协处理器设计  被引量:1

Design of RSA crypto-coprocessor based on the Barrett's modular multiplication algorithm

在线阅读下载全文

作  者:麻永新[1] 曾晓洋[1] 吴敏[1] 孙承绶[1] 

机构地区:[1]复旦大学专用集成电路与系统国家重点实验室,上海200433

出  处:《系统工程与电子技术》2006年第6期830-833,共4页Systems Engineering and Electronics

基  金:国家"863"高技术(2003AA1Z1270);上海市科委重大攻关项目(03dz15001);上海市科委集成电路创新基金(037062016)资助课题

摘  要:提出了一种基于Barrett模乘算法和中国剩余定理(CRT)的RSA密码协处理器的VLSI结构。将一个快速串并乘法器应用于改进的Barrett求模算法,从而实现了一个快速的模数N可配置的模乘运算器,对于1 024位和512位的操作数,完成一次模乘分别需要约300个和160个时钟周期。采用0.25μm CMOS工艺设计,在150 MHz时钟频率下,对于1 024位和512位的操作数,加解密速率分别可以达到328 kbit/s和607 kbit/s;在CRT模式下工作,解密的速率分别可以达到600 kbit/s和1 143 kbit/s。Design and implementation of an RSA crypto-coprocessor based on the Barrett's modular multiplication algorithm and the Chinese Remainder Theorem (CRT) are presented. By applying a fast word-serial multiplier to the modified Barrett's modular multiplication algorithm, a fast re-configurable modular multiplier is implemented. Based on 0. 25 μm standard CMOS technology, the encryption rate of the coprocessor can be up to 607 kbps for a 512-bit RSA operation, 328 kbps for a 1 024-bit RSA operation at 150 MHz system clock frequency. The RSA crypto-coprocessor achieves decryption rate of 1 143 kbps for 512-bit RSA and 600 kbps for 1 024-bit RSA in CRT mode.

关 键 词:Barrett求模算法 中国剩余定理 操作数 

分 类 号:TP309[自动化与计算机技术—计算机系统结构] TN918[自动化与计算机技术—计算机科学与技术]

 

参考文献:

正在载入数据...

 

二级参考文献:

正在载入数据...

 

耦合文献:

正在载入数据...

 

引证文献:

正在载入数据...

 

二级引证文献:

正在载入数据...

 

同被引文献:

正在载入数据...

 

相关期刊文献:

正在载入数据...

相关的主题
相关的作者对象
相关的机构对象