图像中值滤波硬件算法及其在FPGA中的实现  

作　　者：李元帅[1] 张勇[2] 周国忠[1] 刘儒贞[1] 

机构地区：[1]中国科学院光电技术研究所 [2]东北电子技术研究所,山东辽宁101601

出　　处：《计算机应用》2006年第B06期61-62,75,共3页journal of Computer Applications

摘　　要：研究了一种适于硬件并行处理的基于统计比较的图像中值滤波算法,并用VHDL硬件开发语言在X ilinx公司的现场可编程门阵列(FPGA)上实现,给出了整个硬件系统的构造方法。仿真结果说明了该算法满足实时性要求,取得了良好的滤波效果,适用于图像采集与预处理系统中。

关 键 词：统计 中值滤波 并行处理 FPGA 

分 类 号：TP391.41[自动化与计算机技术—计算机应用技术]