基于FPGA的DDR SDRAM控制器设计与实现  

FPGA-based DDR SDRAM Controller Implementation

作　　者：张楠[1] 张佩珩[2] 刘新春[2] 江先阳[2] 

机构地区：[1]中国科学院研究生院,北京100080 [2]中国科学院计算技术研究所国家智能计算机研究开发中心,北京100080

出　　处：《计算机工程与应用》2006年第24期87-90,93,共5页Computer Engineering and Applications

基　　金：国家自然科学基金资助项目(编号:60403025)

摘　　要：随着DDR SDRAM的广泛应用,为满足不同平台下的访存需求,文章设计并实现了一种基于FPGA的DDRSDRAM控制器,通过分级流水结构提高了系统性能,并通过参数的在线配置满足不同内存颗粒的参数需求,保证了控制器的灵活性和可扩展性。DDR SDRAM has been broadly adopted.To meet the access and storage requirements on different platforms,a FPGA-based DDR SDRAM controller is designed and realized,which improves system functionalities through pipeline structure,as well as meeting the parameter requirements of different memory chips through online parameter confignration,so as to guarantee the flexibility and scalability of controllers.

关 键 词：FPGA DDR SDRAM 存储器 控制器 

分 类 号：TP311[自动化与计算机技术—计算机软件与理论]