采用FPGA设计SDH设备时钟  

作　　者：唐石平[1] 臧大军[1] 朱俊明[1] 

机构地区：[1]清华大学电子工程系,北京100084

出　　处：《电子技术应用》2006年第11期108-110,共3页Application of Electronic Technique

摘　　要：介绍了一种采用FPGA设计的SDH设备时钟的构成及设计原理;并给出了相关的测试结果;测试结果表明该SDH设备时钟完全满足ITU-TG.813建议规范的各项时钟指标要求。

关 键 词：现场可编程门阵列 同步数字体系 SDH设备时钟 ITU—T G.813建议 全数字式锁相环 

分 类 号：TN402[电子电信—微电子学与固体电子学]