EPIC微体系结构的存储级并行执行模型的研究  

The Research on Memory-Level Parallelism Execution Model in EPIC Architecture

作　　者：邓让钰[1] 陈海燕[1] 邢座程[1] 谢伦国[1] 曾献君[1] 

机构地区：[1]国防科学技术大学计算机学院,长沙410073

出　　处：《计算机学报》2007年第1期74-80,共7页Chinese Journal of Computers

基　　金：国家"八六三"高技术研究发展计划项目基金(2002AA110020);国家自然科学基金(90207011)资助.

摘　　要：描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explicit Parallel Instruction Computing,EPIC)微处理器实现一定程度的乱序执行,解决了传统超长指令字(Very Long Instruction Word,VLI W)锁步执行的缺陷,可以充分利用结构中的大量计算和存储资源,最大化隐藏存储延迟、提高MLP.This paper presents an instruction Optimized Lock-Step execution Model （OLSM） and builds a memory hierarchy which can embody the essence of this model. In OLSM EPIC microprocessor, instruction can be executed out-of-order, so shortcoming of tradition VLIW lock-step execution is resolved. OLSM can make use of the abundance computation and memory resources to hide memory access latency and improve Memory Level Parallelism （MLP） at best.

关 键 词：显示并行指令计算 单位延迟 非单位延迟 存储级并行 优化的锁步执行模型 

分 类 号：TP302[自动化与计算机技术—计算机系统结构]