数字集成电路测试中测试矢量的生成  

How to Generate Test Vector in the Testing of Digital Integrated Circuits

作　　者：刘伟[1] 刘建军[1] 

机构地区：[1]桂林电子科技大学计算机辅助测试教研室

出　　处：《世界电子元器件》2007年第2期80-82,共3页Global Electronics China

摘　　要：电路的日益复杂和集成度的不断提高，测试已成为集成电路设计中费用最高、难度最大的一个环节。本文主要讨论了测试中伪随机测试矢量的生成，并提出了改进其周期的办法，从而能大大提高故障的覆盖率。最后通过硬件描述语言Verilog在QuartusⅡ软件下进行仿真，验证了其正确性。

关 键 词：集成电路测试 测试矢量 集成电路设计 硬件描述语言 集成度 伪随机 

分 类 号：TN407[电子电信—微电子学与固体电子学]