ASIC设计流程中的典型问题研究  

Research on some typical problems in the ASIC design flow

作　　者：章旌红[1] 何剑春[1] 陶东娅[1] 

机构地区：[1]浙江工业大学信息工程学院,浙江杭州310032

出　　处：《浙江工业大学学报》2007年第2期127-131,共5页Journal of Zhejiang University of Technology

基　　金：浙江省教育厅资助科研项目(20051399)

摘　　要：随着集成电路制造工艺的快速发展,系统芯片(SOC)及其功能ASIC模块的研究越来越引起关注.基于ASIC设计流程,讨论了当前ASIC设计中逻辑综合、易测性、低功耗等一些典型问题,并以工艺独立阶段和工艺映射阶段中ASIC综合需要解决的问题为研究重点,结合实例分析了其中的关键环节,以期作为高性能ASIC设计优化、可测性设计、设计验证等方向分析研究的前期工作.With the fast development of IC fabricating technology, research on SOC and ASIC modules cause more attention. According to the design flow, some typical problems, such as log- ic synthesis, testability and low power dissipation, was discussed in the paper. And most attention was paid on the ASIC synthesis in the technology independency and technology mapping procedure separately. We hope that the research is a good guide for the study on design optimization, design for test and verification.

关 键 词：ASIC 逻辑综合 可测性设计 低功耗 

分 类 号：TN402[电子电信—微电子学与固体电子学]