IA-64解码器自动生成器的设计与实现  

Design and implementation of automatic decoder generator for IA-64 architecture

作　　者：齐宁[1] 杨克峤[1] 苏铭[1] 赵荣彩[1] 

机构地区：[1]解放军信息工程大学计算机科学与技术系,河南郑州450002

出　　处：《计算机工程与设计》2007年第3期497-499,511,共4页Computer Engineering and Design

摘　　要：IA-64体系结构使用64位指令集,该指令集应用显式并行指令计算(EPIC)技术,可提供更高的指令级并行性(ILP),但同时也给IA-64二进制代码流的分析和变换带来了困难。介绍了一个IA-64解码器自动生成器的结构与实现,该生成器的输入为IA-64指令集的SLED描述,自动生成用于IA-64指令解码器的C代码。通过该生成器可有效减少解码器的开发时间,确保解码器的正确性,提高解码器的执行效率。实现的自动生成器可应用于IA-64二进制翻译及逆向工程中。IA-64 architecture using 64-bit instruction set, parallel instruction computing （EPIC） technology is applied explicitly to improve instruction level parallelism （ILP）, more difficulties are brought in the analysis and the translation oflA-64 binary code stream. The structure and implementation of a generator is described, which use the SLED description of IA-64 instruction set as input. The generator generates C code for an IA-64 instruction decoder automatically to decrease the developing time of the decoder, confirm decoder＇s correctness and improve decoder＇s efficiency. Such an automatic decoder generator is used in IA-64 binary translation and reverse engineering.

关 键 词：IA-64 解码器 生成器 二进制翻译 逆向工程 

分 类 号：TP314[自动化与计算机技术—计算机软件与理论]