可重用IP的低功耗设计技术  

Low Power Design for Reuse IP

作　　者：郝旭丹[1] 周刚[1] 

机构地区：[1]中国电子科技集团公司第四十七研究所,沈阳110032

出　　处：《微处理机》2007年第1期22-23,26,共3页Microprocessors

摘　　要：介绍了可重用IP的低功耗设计方法,在SoC设计过程中,降低可重用IP的功耗会使整个SoC的功耗设计与分析简便和快捷。This paper introduces the low - power design techniques for reuse IP. To reduce the power consumption of reuse IP will make the power design and analysis of SoC convenient and quick.

关 键 词：低功耗设计 可重用IP 片上系统(SoC) 

分 类 号：TN47[电子电信—微电子学与固体电子学]