晶圆级芯片尺寸封装技术  

Wafer-Level Chip Size Package(WL-CSP)

作　　者：杨建生[1] 

机构地区：[1]天水华天科技股份有限公司,甘肃天水741000

出　　处：《电子工业专用设备》2007年第6期26-30,共5页Equipment for Electronic Products Manufacturing

摘　　要：尺寸缩减几乎是电子封装技术应用的主要驱动力之一。高功能性和高可靠性与尺寸缩减的相互作用,也是所有微电子系统的决定因素。因此,最佳产品设计、最小单芯片封装和板技术的最佳结合,将提供最佳解决方案。晶圆级CSP将是匹配所有电子系统要求、降低总成本的单芯片封装技术的最佳方案。Size reduction is one of the main driving forces for packaging in nearly all electronic applications. The interaction of size reduction with highest functionality and high reliability is also predominant for all micro-electronic systems. Therefore a synergism of optimal product design, smallest single chip package and board technology will give the best solution. Wafer level CSP will be the best solution for single chip packaging matching all requirements for electronic systems and reducing total cost.

关 键 词：芯片尺寸封装 再分布技术 晶圆级芯片尺寸封装(WL-CSP) 

分 类 号：TN305.94[电子电信—物理电子学]