一种高速CMOS预放大锁存比较器  

A high-speed CMOS preamplifier-latch comparator

作　　者：张奉江[1] 张红[1] 张正璠[2] 

机构地区：[1]重庆邮电大学,重庆400065 [2]中国电子科技集团公司第二十四研究所模拟集成电路国家重点实验室,重庆400060

出　　处：《重庆邮电大学学报（自然科学版）》2007年第B06期66-68,85,共4页Journal of Chongqing University of Posts and Telecommunications(Natural Science Edition)

摘　　要：介绍了一种适合于高速模数转换器(ADCs)的预放大-锁存(preamplifier-latch)CMOS比较器。此电路结构包括一个预放大器、锁存比较器和输出缓冲器。在预放大器和正反馈锁存比较器之间加入分离电路,以此来减少回扫(kickback)噪声对电路的影响。采用0.35μm标准CMOS工艺库,在Cadence环境下进行仿真,该比较器在时钟频率为500 MHz,采样频率为40 MHz的时候,可以达到30μV的精度,功耗大约为0.6 mW。A preamplifier-latch CMOS comparator especially for high-speed ADCs is described in this paper. It consists of a preamplifier, a latch stage and output buffer. The proposed comparator separates preamplifier from the positive feedback latched comparator so as to reduce the influence of the kickback noise. Simulation results based on standard CMOS 0.35μm technology show that, this comparator can achieve 30 μV sensitivity while only 0.6 mW power dissipation at 40 MHz.

关 键 词：预放大-锁存比较器 回扫噪声 模数转换器 

分 类 号：TN432[电子电信—微电子学与固体电子学]