张奉江

作品数:6被引量:9H指数:2
导出分析报告
供职机构:重庆邮电大学更多>>
发文主题:时钟稳定电路高性能低抖动CMOSCMOS运算放大器更多>>
发文领域:电子电信更多>>
发文期刊:《电子元器件应用》《重庆邮电大学学报(自然科学版)》《微电子学》《半导体技术》更多>>
-

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
条 记 录,以下是1-6
视图:
排序:
用于高速ADC的低抖动时钟稳定电路被引量:2
《半导体技术》2008年第12期1143-1147,共5页张红 周述涛 张奉江 张正璠 
介绍了一种用于高速ADC的低抖动时钟稳定电路。这个电路由延迟锁相环(DLL)来实现。这个DLL有两个功能:一是通过把一个时钟沿固定精确延迟半个周期,再与另一个沿组成一个新的时钟来调节时钟占空比到50%左右;二是调节时钟抖动。该电路采用...
关键词:高速A/D转换器 延迟锁相环 占空比稳定 时钟抖动 
一种新型低抖动快速锁定时钟稳定电路被引量:2
《微电子学》2008年第1期137-140,共4页张奉江 周述涛 李儒章 张正璠 
介绍了一种新型低抖动快速锁定时钟稳定电路。该电路通过检测输入时钟信号的上升沿,产生一个尖峰脉冲和一个精确延迟半个周期的尖峰脉冲,共同组成一个稳定的低抖动时钟。该电路采用0.35μm标准CMOS工艺库,在Cadence环境下进行仿真,在100...
关键词:时钟稳定电路 低时钟抖动 模拟集成电路 
高性能CMOS采样保持电路的设计被引量:2
《电子元器件应用》2007年第8期41-44,共4页张奉江 张红 张正璠 
给出了一种适合于高速模数转换器(ADCs)的高性能采样/保持电路的设计方法,该电路采用全差分结构、底板采样和高性能增益自举运算放大器来抑制电荷注入误差和时钟馈通误差,从而极大的减小了非线性误差,保证了较高的精度。
关键词:采样 保持电路 AD转换器 增益自举 运算放大器 
一种高速CMOS预放大锁存比较器
《重庆邮电大学学报(自然科学版)》2007年第B06期66-68,85,共4页张奉江 张红 张正璠 
介绍了一种适合于高速模数转换器(ADCs)的预放大-锁存(preamplifier-latch)CMOS比较器。此电路结构包括一个预放大器、锁存比较器和输出缓冲器。在预放大器和正反馈锁存比较器之间加入分离电路,以此来减少回扫(kickback)噪声对电路的影...
关键词:预放大-锁存比较器 回扫噪声 模数转换器 
一种高性能共模反馈CMOS运算放大器被引量:3
《微电子学》2007年第3期407-410,共4页张奉江 吴贵能 张红 张正璠 
介绍了一种具有高增益,高电源抑制比(CMRR)和大带宽的两级共源共栅运算放大器。此电路在两级共源共栅运算放大器的基础上增加共模反馈电路,以提高共模抑制比和增加电路的稳定性。电路采用0.35μm标准CMOS工艺库,在Cadence环境下进行仿...
关键词:共源共栅运算放大器 共模反馈电路 共模抑制比 
一种低压低温度系数带隙基准电路设计
《电子元器件应用》2007年第2期46-48,52,共4页张奉江 张红 张正璠 
介绍了一种工作在3.3V电压下,适合于标准CMOS工艺的新型带隙基准电路。由于传统的带隙基准电路是利用三极管的短接电压VBE与热电压VT和kT/q乘积的和产生的。因此其VREF大约为1.25V,这就限制了低于1V的带隙输出电压。而新型带隙基准电路...
关键词:带隙基准 低压 低温度系数 基准电路 
检索报告 对象比较 聚类工具 使用帮助 返回顶部