延迟锁相环

作品数：85被引量：121H指数：5
导出分析报告
相关领域：电子电信更多>>
相关作者：朱樟明吴金郑丽霞杨银堂徐江涛更多>>
相关机构：西安电子科技大学电子科技大学东南大学西安紫光国芯半导体有限公司更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家重点基础研究发展计划国家高技术研究发展计划中央高校基本科研业务费专项资金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于多信号分类-改进早晚功率锁相环的5G机会信号定位算法
《应用科技》2024年第4期136-144,共9页田京鹭 孙骞 简鑫 李一兵 陈浩 
国家自然科学基金项目(52271311).
随着5G技术的不断发展,5G蜂窝网络已被广泛应用于城市地区。然而,基于5G的机会信号定位技术中存在着测距精度不高的问题。针对此问题,提出一种改进型5G机会信号定位算法,该算法将多信号分类(multiple signal classification,MUSIC)算法...
关键词：行人导航定位 室外定位 5G机会信号 帧结构 到达时间估计 多信号分类算法 早-晚功率锁相环 延迟锁相环 
一种快速锁定的数字延迟锁相环设计
《中国集成电路》2024年第5期67-71,共5页吴晨烨 徐映嵩 
在高速存储器中,需要保证输出时钟和系统输入时钟同步,所以要用到锁相功能,传统的锁相环(Phase-Locked,PLL)会有抖动累积等问题,而传统延迟锁相环(Delay-Locked Loop,DLL)由于采用延迟链结构,使其理论锁定时间较长。本文提出一种快速锁...
关键词：延迟锁相环 时钟 高速存储器 
应用于高性能延迟锁相环的占空比修正电路设计被引量：1
《电子器件》2024年第1期36-41,共6页张洁 王志亮 
江苏省高等学校自然科学研究重大项目(22KJA510005,23KJA510006)。
设计了一款应用于高性能延迟锁相环的占空比修正电路。该电路主要由差分放大电路、占空比调整电路、缓冲器电路和占空比检测电路组成,采用TSMC 40 nm CMOS工艺和1.1 V的电源电压。仿真的结果表明,时钟频率2 GHz~8 GHz,占空比20%~80%的...
关键词：占空比修正电路 占空比检测 占空比调整 延迟锁相环 高频率宽范围 
应用于时钟发生器的小数分频电路设计
《中国集成电路》2023年第4期25-31,共7页张林寒 杨俊浩 李小明 秦战明 
随着集成电路技术的迅猛发展,小数分频频率综合器已经广泛应用于通信系统中;芯片内对于时钟信号的稳定性以及分辨率的要求也越来越高,提高时钟信号的稳定性和分辨率是目前时钟发生器研究的重点。本文提出了一种高分辨率,高稳定性的小数...
关键词：延迟锁相环 相位内插 小数分频 相位锁定 
一种低功耗倍频延迟锁相环设计被引量：1
《微电子学与计算机》2022年第12期93-99,共7页诸荣臻 潘意杰 唐中 
宁波市“2025科技创新”重大专项(2019B10082)。
多相时钟是集成电路的关键模块之一,在模拟数字转换器(Analog-to-Digital Converter,ADC),或是时间数字转换器(Time-to-Digital Converter,TDC)等电路中有大量的应用.多相时钟通常由延迟锁相环(Delay-Locked Loop,DLL)与锁相环(Phase-Lo...
关键词：延迟锁相环 时钟抖动 低功耗 电荷泵 
一种多相延迟锁相环的自校准方案
《微电子学与计算机》2022年第12期100-106,共7页舒畅 郭裕顺 
国家自然科学基金资助项目(61871161)。
芯片间数据传输速率的不断提高,导致系统对时钟信号的要求越来越高.延迟锁相环在各种高速通信系统中提供多相位时钟,其相位精度直接影响到数据的误比特率.然而,因鉴相器器件失配引起的相位误差问题在时钟频率提高的同时愈发明显.针对一...
关键词：延迟锁相环 鉴相器 相位误差 自校准 
基于防错锁控制结构的延迟锁相环设计
《电气电子教学学报》2022年第3期130-133,共4页田震 唐路 
国家重点研发课题(2018YFB2003302)。
提出了一种防错锁控制结构,有效地解决了延迟锁相环教学和实践过程中出现的死锁定或谐波锁定等问题。基于0.18μm CMOS工艺,完成了电路设计、版图设计以及后仿真。后仿真结果表明,在理想的时钟驱动下,延迟锁相环能准确锁定,确定性抖动为...
关键词：延迟锁相环 防错锁控制结构 
一种使用相位合成结构的多相位输出全数字DLL电路
《中国科学院大学学报（中英文）》2022年第2期283-288,共6页孙昊鑫 洪钦智 管武 梁利平 
国家重点研发计划(2018YFB2201502)资助。
针对传统多相位DLL(delay locked loop,DLL)电路存在的大面积、高功耗、设计周期长、不便于移植到其他工艺等缺点,提出一种产生多时钟相位输出的全数字延迟锁相环(all-digital delay locked loop,ADDLL)电路。该电路在SMIC 55 nm CMOS...
关键词：全数字延迟锁相环 相位合成模块 基于标准单元设计 小面积 低功耗 
一种宽范围、高精度的带宽自适应式四相DLL被引量：2
《西安电子科技大学学报》2022年第1期194-201,共8页杨雪 刘飞 霍宗亮 
国家科技重大专项(2017ZX02301002);省院省校合作项目(2019YFSY0017)。
NAND Flash存储器具有读写速度高、容量大、可靠性高等优点,被广泛用于固态硬盘、存储卡、U盘等应用中,成为数据中心和消费电子的核心存储元件。开放NAND闪存接口国际标准作为NAND Flash与控制器之间通用接口协议,严格定义了数据传输相...
关键词：延迟锁相环 NAND Flash高速接口 宽范围 高精度 
一种抗单粒子瞬态加固的压控延迟线设计被引量：2
《北京理工大学学报》2021年第12期1314-1321,共8页史柱 王斌 赵雁鹏 杨博 卢红利 高利军 刘文平 
国家科技重大专项资助项目(41424010203)。
延迟锁相环中的压控延迟线是对单粒子事件(single event,SE)最敏感的子电路之一,其主要包括偏置电路和压控延时单元.利用双指数电流拟合3-D TCAD混合仿真中的单粒子瞬态(single-event transient,SET)电流,分析了压控延迟线对SE的敏感性...
关键词：单粒子瞬态 延迟锁相环 压控延迟线 辐射加固 
全选清除导出
共9页<123456789>
检索报告 对象比较 聚类工具 使用帮助 返回顶部