时钟稳定电路

作品数：9被引量：22H指数：2
导出分析报告
相关领域：电子电信更多>>
相关作者：周述涛张正璠张红张奉江朱璨更多>>
相关机构：重庆邮电大学合肥工业大学中国电子科技集团第二十四研究所中国电子科技集团公司第二十四研究所更多>>
相关期刊：《电子元器件应用》《微电子学》《半导体技术》《电子设计工程》更多>>
相关基金：国家自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-9
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种低抖动时钟稳定电路的抖动分析仿真
《电子设计工程》2023年第13期1-5,共5页胡亚群 刘威 
科技助力经济2020重点专项(SQ2020YFF0426493);武汉市应用基础前沿项目(2019010701011386);深圳市知识创新计划基础研究项目(JCYJ20180302173424902)。
流水线型模数转换器(Pipeline ADC)中采样时钟的占空比和抖动(jitter)会对Pipeline ADC的有效位数以及信噪比有着显著的影响。因此,该文提出一种包含时钟缓冲器、时钟沿合成电路、RC积分检测器和可控电流源反相器的低抖动时钟占空比调...
关键词：流水线型模数转换器 时钟占空比调整器 抖动 相位噪声 
一种基于全差分积分器的时钟稳定电路设计被引量：2
《微电子学》2015年第4期437-440,共4页罗凯 朱璨 胡刚毅 
设计了一种用于超高速A/D转换器的时钟稳定电路。利用全差分连续时间积分器将差分时钟信号的占空比量化为电压信号,再通过跨导放大器产生控制电流来调整输出时钟的共模电平,达到调整输出时钟占空比的目的。电路采用0.18μm标准CMOS工艺...
关键词：时钟稳定电路 全差分连续时间积分器 占空比调整 
高速低抖动时钟稳定电路设计被引量：14
《电子测量与仪器学报》2011年第11期966-971,共6页陈红梅 邓红辉 张明文 陶阳 尹勇生 
国家自然科学基金面上项目(编号:61076026)资助
基于0．18μmCMOSMixedSignal工艺，设计实现了用于高速ADC的低抖动时钟稳定电路。在传统延迟锁相环结构（DLL）时钟电路研究基础上进行改进：设计基于Rs锁存器的新型鉴相器，消除传统鉴相器相位误差积累效应；采用连续时间积分器取代...
关键词：高速模数转换器 延迟锁相环 占空比调整电路 连续积分器 时钟抖动 
一种新型差分脉宽控制环路的设计
《微电子学》2010年第6期861-864,879,共5页周仕波 王永禄 朱灿 
设计了一种新型时钟稳定电路—差分脉宽控制电路。用参考电路产生参考电压,避免因采用环形振荡器等方法产生大的时钟抖动。同时,在控制电路部分用交叉耦合正反馈来调节时钟占空比。该电路采用0.18μm工艺,电源电压为1.9 V,输入时钟占空...
关键词：时钟稳定电路 差分脉宽调整电路 占空比调节范围 
一种用于高速高精度A/D转换器的时钟稳定电路被引量：2
《微电子学》2010年第3期309-312,316,共5页徐鸣远 沈晓峰 朱璨 
设计了一种完全满足高速高精度流水线A/D转换器的时钟稳定电路。通过在延迟环路中加入启动电路,使环路能在小于300 ns内快速锁定占空比,锁定精度为50%±1%。拥有20%-80%的占空比输入,且能很好地抑制外部时钟抖动,时钟抖动小于100 fs。...
关键词：A/D转换器 电荷泵 时钟稳定电路 
一种基于差动放大器的超高速脉宽调整电路
《微电子学》2010年第2期270-273,282,共5页朱璨 徐鸣远 沈晓峰 冯雯雯 
设计了一种用于超高速A/D转换器的脉宽调整电路。以基准输出电压为参照,利用差动放大器输出控制时钟输出占空比,最高可工作在1.7 GHz时钟频率下,锁定精度为50%±1%;拥有20%～80%占空比输入,且能很好地抑制时钟抖动。电路采用0.18μm工...
关键词：差动放大器 脉宽调整电路 时钟稳定电路 
用于高速ADC的低抖动时钟稳定电路被引量：2
《半导体技术》2008年第12期1143-1147,共5页张红 周述涛 张奉江 张正璠 
介绍了一种用于高速ADC的低抖动时钟稳定电路。这个电路由延迟锁相环(DLL)来实现。这个DLL有两个功能:一是通过把一个时钟沿固定精确延迟半个周期,再与另一个沿组成一个新的时钟来调节时钟占空比到50%左右;二是调节时钟抖动。该电路采用...
关键词：高速A/D转换器 延迟锁相环 占空比稳定 时钟抖动 
一种新型低抖动快速锁定时钟稳定电路被引量：2
《微电子学》2008年第1期137-140,共4页张奉江 周述涛 李儒章 张正璠 
介绍了一种新型低抖动快速锁定时钟稳定电路。该电路通过检测输入时钟信号的上升沿,产生一个尖峰脉冲和一个精确延迟半个周期的尖峰脉冲,共同组成一个稳定的低抖动时钟。该电路采用0.35μm标准CMOS工艺库,在Cadence环境下进行仿真,在100...
关键词：时钟稳定电路 低时钟抖动 模拟集成电路 
高精度高速A/D转换器时钟稳定电路设计被引量：1
《电子元器件应用》2006年第9期86-88,共3页张红 周述涛 张管兴 张正璠 
对高速A/D转换器(ADC)的结构及其时钟稳定电路的设计概念、研究对象进行了介绍,并对用于高速A/D转换器的时钟稳定电路进行了调研,从而提出了一种新的设计方法。
关键词：A/D转换器(ADC) 高速稳定 占空比 时钟抖动 延迟锁相环(DLL) 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部