SOI SRAM测试研究  

A study on SOI SRAM Testing

作　　者：赵琳娜[1] 王春早[1] 宿吉伟 陶建中[3] 

机构地区：[1]江南大学信息工程学院,江苏无锡214036 [2]武警广东公安边防总队深圳指挥部,广东深圳518033 [3]中国电子科技集团第五十八研究所,江苏无锡214035

出　　处：《微计算机信息》2007年第17期285-286,292,共3页Control & Automation

摘　　要：SOI(绝缘体上硅)静态存储器与用传统体硅技术制备的SRAM有着不同的特性,在测试SOI SRAM时需要考虑其特有的故障模型。基于读写过程中影响比较显著的浮体效应和寄生双极管效应的讨论,分析了部分耗尽SOI SRAM的设计和测试考虑,并提出了相应的测试码。　The characteristics of SOI SRAMs are different from those fabricated in traditional bulk silicon. When testing for SOI SRAMs, fault models should be considered carefully. Base on the discussion of floating effect and BJT effect, SRAM design and test considerations are described, and a corresponding test pattern is proposed.

关 键 词：绝缘体上硅(SOI) 部分耗尽(PD) 静态存储器 故障模型 测试码 

分 类 号：TN432[电子电信—微电子学与固体电子学]