一种用于FPGA布局的模拟退火算法  

An efficient Simulated Annealing algorithm for the placement of FPGA

作　　者：刘战[1] 须自明[1] 王国章[1] 于宗光[1] 

机构地区：[1]江南大学信息工程学院,无锡214036

出　　处：《微计算机信息》2007年第05Z期184-186,共3页Control & Automation

基　　金：电子元件器件可靠性物理及其应用技术国防技术重点实验室基金(No.51433020105DZ6802)

摘　　要：在本篇论文中,我们介绍了在标准对称阵列(隔离岛状)现场可编程逻辑阵列结构下的一种有效的布局方法,模拟退火算法。实验结果显示,相比普通的布局算法,模拟退火算法在布局时间上减少了20%。In this paper, we introduce an efficient placement method, Simulated Annealing algorithm, for a standard symmetrical array （island-style） FPGA. Experiment results show that compared with conventional placement algorithm, Simulated Annealing algorithm can save the CPU time by 20%.

关 键 词：隔离岛状 现场可编程逻辑阵列 模拟退火算法 

分 类 号：TN47[电子电信—微电子学与固体电子学]