基于FPGA实现DES算法的性能分析  

Performance analysis of implementation for DES Algorithm based on FPGA

作　　者：王简瑜[1] 张鲁国[1] 

机构地区：[1]郑州解放军信息工程大学电子技术学院,450004

出　　处：《微计算机信息》2007年第03Z期217-218,229,共3页Control & Automation

基　　金：军队科研预研项目(编号不公开)

摘　　要：本文在分析DES算法机理的基础上,详细介绍了算法各个环节的实现方法,给出了算法流水线与状态机方案的设计实例,并对不同方案的测试结果进行了分析比较。In this paper, on the foundation of analyzing the DES algorithm mechanism, the method of implement of each part about the algorithm is introduced in detail. The design of pipeline and state machine for DES is presented. Analysis and comparison of testing results of different schemes are given.

关 键 词：DES 流水线 状态机 FPGA VHDL 

分 类 号：TP309.7[自动化与计算机技术—计算机系统结构]