动态重构中总线宏的结构与实现  

The Architecture and Implementation of Bus Macro for Dynamic Reconfiguration

作　　者：乔守明[1] 祝洪珍[1] 王伟[2] QIAO Shou-ming,ZHU Hong-zhen,WANG Wei （1.Binhai CoUege,Qingdao 266555,China;2.CoUege of Computer and Commumcation,Hunan University.Changsha 410082,China）

机构地区：[1]青岛滨海学院,山东青岛266555 [2]湖南大学计算机与通信学院,湖南长沙410082

出　　处：《电脑知识与技术》2007年第7期145-147,共3页Computer Knowledge and Technology

摘　　要：FPGA动态重构系统通常划分为静态模块和可重构模块,他们之间的通信必须要通过一个固定通路,以使得静态模块和在运行的可重构模块不受正在重构的可重构模块的影响。本文介绍了基于Xilinx器件的可重构系统开发中所使用的用于可重构模块与其他模块通信的称为总线宏的结构,并研究了总线宏的实现方式以及它的控制。Dynamic reconstructing system（FPGA） is divided into state module and reconstructing module,which they must use a static tunnel as the premise of communication between them without the effect to each other.In this paper,we introduced a bus-macro construction which is based on Xilinx parts and uses reconstructing module to communicate with the other modules.In addition,we realize and control the bus macro.

关 键 词：动态重构 总线宏 三态缓冲器 SLICE FPGA编辑器 Xilinx设计语言 

分 类 号：TP312[自动化与计算机技术—计算机软件与理论;自动化与计算机技术—计算机科学与技术]