一种用于神经计算的竞争电路的设计  

The Design of “Winner Take All” Circuit for Neural Computation

作　　者：丁保延[1] 江科[1] 章倩苓[1] 

机构地区：[1]复旦大学专用集成电路与系统国家重点实验室

出　　处：《微电子学》1997年第2期90-93,共4页Microelectronics

基　　金：国家自然科学基金

摘　　要：作为一种重要的神经元网络的竞争电路，以往的电路实现结构往往有电路复杂度大和相互联接过多的缺点，不利于ＶＬＳＩ实现。在ｒａｉｌ－ｔｏ－ｒａｉｌ放大器结构的基础上，提出了一种新的ＣＭＯＳ电路实现方法，解决了这些问题。The winner take all is an important circuit for artificial neural subnetworks.But the conventional circuit structure is not suitable for VLSI implementation because of its complexity and too much interconnections.Based on the rail to rail amplifier,a new implementation using CMOS circuits has been proposed.The advantages of the novel structure has been verified by HSPICE simulation.

关 键 词：神经网络 VLSI 竞争电路 CMOS 设计 

分 类 号：TN402[电子电信—微电子学与固体电子学]