用于H.264/AVC的D级数据重用整数运动估计VLSI结构  

Level D Data Reuse Integer Motion Estimation VLSI Architecture for H.264/AVC

作　　者：郑兆青[1] 桑红石[1] 黄卫锋[1] 沈绪榜[1] 

机构地区：[1]华中科技大学图像识别与人工智能研究所,湖北武汉430074

出　　处：《电子学报》2007年第10期1921-1926,共6页Acta Electronica Sinica

基　　金：湖北省自然科学基金(No.2006ABA087)

摘　　要：本文提出了一种用于H.264/AVC的D级数据重用整数运动估计VLSI结构.提出的结构是在一种固定块尺寸运动估计VLSI结构基础上,利用交叉网络实现变块尺寸的计算,使用多bank的存储器组织方式,使片上存储器的读写规则简单,易于处理不同搜索范围和不同尺寸的视频的运动估计.提出的运动估计结构用Verilog HDL描述,使用HJTC 0.18μm工艺,用Synopsys DC做了逻辑综合.相比现有结构,该结构由于增加片上存储器,因此数据重用率高,大大降低了存储带宽需求;另外数据吞吐率高,能够满足高性能视频编码需求.This paper presents one level D data reuse integer motion estimation VLSI architecture for H.264/AVC. Based on one VLSI architecture for fixed size motion estimation, it uses cross networks to implement variable size motion estimation and uses multi-bank memory organization to simplify read/write RAM on chip and easily support different search range and different size frame.This architecture has been designed and synthesized in HJIC 0.18~m technology. Compared with other architecture, it has high data reuse, then reduces requirement for memory bandwidth with much on-chip memory. And its data throughput is high and can meet high performance video coding requirement.

关 键 词：H.264 VLSI结构 块匹配 运动估计 视频编码 

分 类 号：TP47[自动化与计算机技术]