异步通信起始位正确检测的VHDL实现  

Using VHDL to Implement Start bit of Asynchronous communication Correct Detection Based on VHDL

作　　者：杨润利[1] 曹伟军[1] 郑莉[1] 雷庆华[1] 

机构地区：[1]中国电子科技集团公司第34研究所

出　　处：《电子产品世界》2007年第11期108-108,110,112,共3页Electronic Engineering & Product World

摘　　要：基于FPGA/CPLD的UART设计众多,本文分析了3倍频采样方法存在的不足,同时分析了16倍频采样对起始位检测的可靠性,并给出相关的VHDL硬件描述语言程序代码。

关 键 词：异步数据 UART FPGA/CPLD VHDL 

分 类 号：TN402[电子电信—微电子学与固体电子学]