ADS下CMOS低噪声放大器的设计优化  

Design Optimization of CMOS Low Noise Amplifier under ADS

作　　者：魏玉香[1] 李富华[1] 

机构地区：[1]苏州大学电子信息学院,江苏苏州215021

出　　处：《现代电子技术》2008年第3期176-178,共3页Modern Electronics Technique

摘　　要：运用仿真工具ADS,通过对CMOS共源共栅低噪声放大器的共源级栅宽,源级电感以及栅极电感值的扫描仿真,以Smith阻抗圆图的形式给出了一个直观的LNA设计优化流程,近似实现了最佳噪声源阻抗和输入阻抗的同时匹配。按照该方法设计的基于0.18μm CMOS工艺,工作在1.58 GHz的低噪声放大器,其噪声系数为1.3 dB,S11为-28.4 dB,功耗为3.42 mW,从而很好地证实了该方法的可行性。A design optimization of CMOS cascode LNA is presented by Smith chart though the parameter sweep of the width of common source stage, source inductor and gate inductor in ADS. Simulation results indicate that, with the proposed approach, simultaneous noise and input resistant matching is achieved. With the proposed approach,a 0.18μm CMOS LNA provides 1.3 dB NF-28. 4 dB S11 and 3.42 mW power consumption at 1.58 GHz. ,which confirmed the viability of this method.

关 键 词：CMOS 共源共栅 低噪声放大器 噪声匹配 输入阻抗匹配 

分 类 号：TN402[电子电信—微电子学与固体电子学]