一种新型全加器结构的设计  

Design of a Novel Full Adder Architecture

作　　者：李天望[1] 王晓悦[1] 洪志良[1] 

机构地区：[1]复旦大学电子工程系

出　　处：《微电子学》1997年第4期251-253,共3页Microelectronics

摘　　要：全加器是算术运算的基本单元．设计结构简单的全加器有利于缩小数字处理芯片的面积。根据最新的ＸＯＲ门结构设计了一种新的全加器，这种结构的一位全加器只用２０只ＭＯＳ管，对这种新的全加器，用ＰＳＰＩＣＥ进行了晶体管级模拟。结果显示，这种新的全加器能正确完成加法器的逻辑功能。Based on the new XOR gate ,a novel full adder has been designed. Compared with previous architecture , the new full adder only consists of 20 MOS transistors. A simulation was made on the new full adder at the transistor level using PSPICE. Results show that the novel structure can realize the logic function of an adder successfully.

关 键 词：全加器 运算器 集成电路 MOS 设计 

分 类 号：TN432.02[电子电信—微电子学与固体电子学] TP332.21[自动化与计算机技术—计算机系统结构]