一个1.2V用于超宽带收发器的低抖动锁相环  

1.2 V Low-Jitter PLL for UWB

作　　者：肖满霞[1] 李宁[1] 叶凡[1] 任俊彦[1] 郑增钰[1] 

机构地区：[1]复旦大学专用集成电路与系统国家重点实验室,上海201203

出　　处：《复旦学报（自然科学版）》2008年第1期129-134,共6页Journal of Fudan University：Natural Science

基　　金：上海市科委基金资助项目(067062003)

摘　　要：设计了一款应用于超宽带无线收发器中的低抖动、低功耗、多相位输出、输出频率为528MHz和132 MHz的锁相环,包括了高频特性好的鉴频鉴相器、低电压抗抖动的电荷泵、经典的低电压对称负载差分延迟单元以及duty-buffer的双转单电路等.设计采用SMIC 0.13μm CMOS工艺,电源电压1.2 V.对电路进行了电路级仿真和系统级稳定性分析,并完成了版图设计和后仿.根据后仿结果,在TT@75℃、振荡频率为528 MHz情况下,周期抖动的p2p值为1 ps,功耗仅为4 mW.It is described 1.2 V, low-power and low jitter PLL applied to UWB. The PLL is designed in 0.13 μm CMOS technology, consisting of a PFD with excellent high-frequency performance, low-voltage noise-suppressed charge pump, classic symmetrical-load differential delay cells and duty-buffer of 50 % duty-cycle, etc. System stability verification and simulation show that the PLL is stable,the jitter isonly 1 ps（TT@75 ℃ ） ,and the power is only 4 mw（TT@75 ℃ ） for oscillating frequency 528 MHz.

关 键 词：超宽带 锁相环 鉴频鉴相器 电荷泵 抖动 压控振荡器 双转单电路 

分 类 号：TN492[电子电信—微电子学与固体电子学]