检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
机构地区:[1]中科院声学所数字系统集成技术部,北京100080
出 处:《电子测量技术》2008年第2期95-98,102,共5页Electronic Measurement Technology
摘 要:目前FPGA(field programmable gate array)在许多信号处理领域有了越来越多的应用,其中有不少是应用于矩阵的运算与变换。通过使用新一代FPGA中嵌入的DCM(digital clock manager)模块,可以针对矩阵运算的特点,对实现矩阵运算的硬件结构进行优化,从而大幅的降低在FPGA中实现矩阵运算所占用的硬件资源。本文以3×3矩阵乘法器为例对此类优化设计进行了详细介绍。More and more FPGAs are used in DSP systems,and some of them are designed to deal with the matrix. It is possible to optimize the hardware structure by making use of the DCM module embedded in FPGAs. The amount of hardware resource occupied to realize the basic matrix calculating functions will reduce a lot after optimized. This thesis introduces the optimizing method over the implementation of a 3 × 3 matrix multiplier in detail.
分 类 号:TN927.2[电子电信—通信与信息系统]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.200