3 GHz CMOS低噪声放大器的优化设计  

Optimum Design of 3 GHz CMOS Low Noise Amplifier

作　　者：尚林林[1] 杨红官[1] 郭友洪[1] 曾云[1] 

机构地区：[1]湖南大学

出　　处：《微计算机信息》2008年第14期285-287,共3页Control & Automation

基　　金：湖南省青年骨干教师资助项目(湘教通[2005]247号);湖南省自然科学基金资助项目(No:05JJ30115)

摘　　要：基于0.18μmCMOS工艺,采用共源共栅源极负反馈结构,设计了一种3GHz低噪声放大器电路。从阻抗匹配及噪声优化的角度分析了电路的性能,提出了相应的优化设计方法。仿真结果表明,该放大器具有良好的性能指标,功率增益为23.4dB,反向传输系数为-25.9dB,噪声系数为1.1dB,1dB压缩点为﹣13.05dBm。A 3 GHz low noise amplifier （LNA） is presented using the cascode topology in 0.18 μm CMOS process. The performance of impedance matching and noise figure of the LNA is analyzed, and then the improving techniques for cascode structure are also developed. The simulation results show that the power gain is 23.4 dB, the reverse transmission coefficient is -25.9 dB, the noise figure is 1.1 dB, and ldB compression is -13.05 dBm.

关 键 词：低噪声放大器 噪声系数 线性度 CMOS工艺 

分 类 号：TN773[电子电信—电路与系统]