自动布局布线及验证研究  

The Research of Automatic Layout and Check

作　　者：王兆勇[1] 胡子阳[1] 郑杨[1] 

机构地区：[1]中国电子科技集团公司第四十七研究所,沈阳110032

出　　处：《微处理机》2008年第1期31-32,35,共3页Microprocessors

摘　　要：介绍了在超大规模集成电路版图设计过程中,布局布线时电源、时钟、总线和信号线的布线要点,针对电源的布局设计和时钟网络的设计进行重点讨论;同时讨论了几何设计规则检查、电学设计规则检查和版图/电路图网表匹配检查三种版图验证手段。This paper introduce layout design of VLSI, discuss power supply ／ clock ／ data bus and signal distribution of layout, emphasize discuss power supply and clock distribution, also discuss DRC ／ERC ／LVS three instruments of layout checking.

关 键 词：超大规模集成电路 自动布线 版图验证 

分 类 号：TN3[电子电信—物理电子学]