检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
机构地区:[1]杭州电子科技大学微电子CAD研究所,浙江杭州310018
出 处:《现代电子技术》2008年第11期143-145,149,共4页Modern Electronics Technique
基 金:浙江省科技厅重大科技计划(2005Z10052)
摘 要:由于USB接口广泛应用,现在众多SoC中都嵌入了USB IP核。但当前市场上的USB IP核一般仅仅针对某一种总线结构的SoC,可重用性不强。介绍了一款可配置的USB IP核设计,重点描述USB IP核的结构划分,详细阐述了各模块的设计思想。为了提高USB IP的可重用性,本USB IP核设计了总线适配器,经过简单配置可以用于AMBA ASB总线或WishBone总线结构的SoC中。此IP核进行了FPGA验证,验证结果表明他可作为一个独立的模块嵌入到SoC系统中。Because USB interface is universal application,USB IP core is embedded in a lot of SoC.But now the USB IPcore on market is used to SoC basing on only a certain bus structure,so the reusable ability is not good.The design of configurable USB IPcore has been described in this article.The stress describes the structure of USB IPcore and the design idea of each module are described in particular.For improving the reusable ability of the USB IPcore,this USB IPcore design the Bus adapter module.After configuring the Bus adapter,this USB IPcore is used to SoC which based on AMBA BUS or WishBone BUS.The result of FPGA implementation indicates that this IPcore is suitable for what is expected and can be used into SoC applications as a single module.
分 类 号:TN402[电子电信—微电子学与固体电子学]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.7