基于Verilog-A的电容式MEMS加速度计模型  

A Verilog-A Model for Capacitive MEMS Accelerometers

作　　者：赵楷[1,2] 熊斌[1] 车录锋[1] 

机构地区：[1]中国科学院上海微系统与信息技术研究所,传感技术联合国家重点实验室,上海200050 [2]中国科学院研究生院,北京100039

出　　处：《传感技术学报》2008年第6期942-945,共4页Chinese Journal of Sensors and Actuators

基　　金：国家自然科学基金项目资助(60474053);高技术研究发展计划项目资助(2006AA04Z363)

摘　　要：本文分析了传统MEMS电容式加速度计模型的不足,根据三明治结构电容式加速度计的特点,考虑了寄生电容和热机械噪声的影响,建立了用Verilog-A硬件描述语言实现的模型。该模型与主流集成电路设计环境相兼容,具有很强的可移植性。模拟验证结果表明,该模型如实反映了MEMS电容式加速度计的工作状态,能够为设计单片集成的微弱电容检测电路提供有效的帮助。A new simulation model for sandwich capacitive accelerometers is proposed. Stray capacitance and thermo-mechanical noise is taken into account of the model which is implemented in Verilog-A HDL. This model is portable and compatible with the modern IC design environments. Simulation results show that it provides an effective approach for the design of monolithic capacitive sensor interfaces.

关 键 词：MEMS加速度计 Verilog-A模型 寄生电容 热机械噪声 

分 类 号：TH824.4[机械工程—仪器科学与技术]