基于FPGA的HDB3编解码器设计  

Design of HDB3 Codec Based on FPGA

作　　者：吴海涛[1] 陈英俊[1] 梁迎春[1] 

机构地区：[1]广东省肇庆学院电子信息工程系,广东肇庆526061

出　　处：《微计算机信息》2008年第17期236-238,共3页Control & Automation

基　　金：广东省科技计划项目(2005B10201015)

摘　　要：分析了HDB3编解码原理,提出了一种适合于在现场可编程门阵列FPGA上实现的HDB3编译码器的硬件实现方案,在FPGA上完成了布局布线和时序仿真,最后给出了仿真和实验结果。结果表明该方案切实可行,编译码器运行稳定可靠,已用于实际项目中。This paper analyzes the principle of HDB3 Codec, and presents hardware realization scheme of HDB3 Codec based on FPGA, place route and time simulation are implemented on FPGA, lastly, provides the simulation and test results. Results show this scheme is feasible, the codec runs stable and has been used in practice.

关 键 词：HDB3编解码 FPGA VHDL 

分 类 号：TN911.1[电子电信—通信与信息系统]