检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
机构地区:[1]电子科技大学通信与信息工程学院,四川成都610054 [2]电子科技大学电子工程学院,四川成都610054
出 处:《微电子学与计算机》2008年第7期157-159,165,共4页Microelectronics & Computer
摘 要:集成电路设计中,状态机的代码实现具有一定规律性.根据该规律通过某种方法自动生成状态机RTL代码,可以提高设计设计效率.此项方法首先由Matlab中的Stateflow工具输入状态转移图,利用基于Tcl/Tk的软件提取其中有用信息,再进行状态机RTL代码生成,完成转换过程.该软件的成功设计和应用证明了此方法的可行性和实用性.Some general rules can be found in the design of state machine. According to these roles, design efficiency would be improved a lot that is realized by some method which is used to generate RTL codes of the state machines automatically. Firstly, it creates a state-transition chart by Stateflow toolkit of Matlab, and then extract the useful information from the charts through a software based on Tcl/Tk, finnally outputs the RTL codes. The sucessful design and implementation of this software confirms the feasibility and practicability of the method.
关 键 词:EDA 状态机 TCL/TK VERILOG HDL
分 类 号:TN402[电子电信—微电子学与固体电子学]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.158