用LatticeSC FPGA设计2Gbps并行I／O  

作　　者：陈恒 

机构地区：[1]上海莱迪思半导体公司

出　　处：《半导体行业》2008年第3期39-41,共3页

摘　　要：用于背板和芯片至芯片的I／O标准不断地朝串行方向发展，高速并行I／O在特殊的芯片至芯片应用中依然是重要的角色，因为目前使用串行技术的成本较高。除了建立NPU、成帧器和基于源同步I／O标准的模块，诸如SPI4．2、SFI4．1、×GMII等下一代面向接口的时钟在SRAM和DRAM，以及ADC和DAC上实现。对于这些下一代应用，期望I／O的速度超过1Gbps。

关 键 词：并行I/O FPGA设计 串行技术 DRAM SRAM 芯片 NPU 源同步 

分 类 号：TN402[电子电信—微电子学与固体电子学] TP311.13[自动化与计算机技术—计算机软件与理论]