高性能连续时间Sigma-Delta调制器系统级设计  

Architecture Design of a High Resolution Continuous-Time Sigma-Delta Modulator

作　　者：褚子乔[1] 王东辉[1] 侯朝焕[1] 

机构地区：[1]中国科学院声学研究所,北京100080

出　　处：《微电子学与计算机》2008年第8期45-47,51,共4页Microelectronics & Computer

摘　　要：介绍了高性能连续时间Sigma-Delta调制器的系统设计和行为级建模的方法,并通过在噪声整形滤波器中加入一对零点改善了调制器带内信噪比.仿真结果显示,该调制器适用于转换精度14位,转换速率7.8Msps的多bit连续时间Sigma-Delta A/D转换器.Illuminated by a real design case, an architecture design method of high resolution multi-bit continuous-time Sigma-Delta modulator is presented. A test-bench for the further circuit design is also introduced. Simulation results show that the modulator achieves a 14bits and 7.8Msps resolution.

关 键 词：SIGMA-DELTA调制器 过采样 连续时间 多bit量化 

分 类 号：TN4[电子电信—微电子学与固体电子学]