10Gb/s时钟数据恢复电路行为级模型研究  

Study on Behavior Model of Clock and Data Recovery

作　　者：贾东庆[1] 王志功[1] 唐路[2] 

机构地区：[1]东南大学集成电路学院 [2]东南大学射频与光电集成电路研究所,南京210096

出　　处：《中国集成电路》2008年第9期27-31,共5页China lntegrated Circuit

摘　　要：研究了超高速(10Gb/s)NRZ码时钟数据恢复电路的行为级建模,并采用TSMC 0.18μm CMOS工艺进行了电路级仿真。A PLL （ phase-locked loop ） -type clock and data recovery circuit is studied by using a behavior model. The model is validated by circuit simulation with TSMC 0. 18 μm CMOS technology.

关 键 词：时钟数据恢复 锁相环 行为模型 电路仿真 

分 类 号：TN929.1[电子电信—通信与信息系统]