时钟数据恢复

作品数：108被引量：151H指数：6
导出分析报告
相关领域：电子电信更多>>
相关作者：张长春郭宇锋方玉明王永生韦雪明更多>>
相关机构：东南大学华为技术有限公司国防科学技术大学瑞昱半导体股份有限公司更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划中国博士后科学基金国家科技重大专项更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
面向Duobinary信号的时钟恢复电路研究与设计
《计算机工程与科学》2025年第1期27-34,共8页袁梁勇 齐星云 吕方旭 罗章 黄恒 张庚 王文晨 李萌 赖明澈 
国家重点研发计划(2021YFB2206600)。
高速串行接口是高性能计算机系统中芯片之间的互连核心,针对高速串行通信所需高带宽问题,在Candence平台上基于Verilog-AMS完成56 Gbps Duobinary信号时钟数据恢复电路设计与仿真,多电平传输可以减小对带宽的需求。基于相位差值器(PI)...
关键词：时钟数据恢复 Duobinary信号 Bang-Bang鉴相器 数字信号处理算法 正弦抖动 
一种带有自适应鉴相型电压电流转换模块的40 Gbit/s PAM4时钟数据恢复电路设计
《电子器件》2024年第6期1485-1492,共8页王看民 徐卫林 韦雪明 韦保林 李海鸥 谢镭僮 刘程斌 
国家自然科学基金项目(62064002,62164003);广西精密导航技术与应用重点实验室基金(DH202212);广西创新研究团队项目(2018GXNSFGA281004);桂林电子科技大学研究生教育创新计划资助项目(2022YCX0334)。
为了降低传统Bang-Bang型四脉冲幅度调制(PAM4)时钟数据恢复电路(CDR)在锁定后由于非线性引入的抖动,提出了一种自适应鉴相型电压电流转换模块,在基于锁相环的四分之一速率架构下,通过对数据边沿采样模块并行输出的9组鉴相信息进行求和...
关键词：四脉冲幅度调制 时钟数据恢复 四分之一速率 锁相环 自适应 
一种工业光纤通信的时钟数据恢复方法
《电气传动》2024年第11期87-90,96,共5页王明玥 贺永鹏 于志强 张中磊 于洪泽 
中国机械工业集团有限公司青年科技基金项目(QNJJ-PY-2022-19)。
工业光纤通信由于晶振误差、码间干扰、基线漂移等原因,接收端会存在数据恢复错误率高的问题。长距离工业光纤通信中,接收端串行数据的电平前后抖动量会增大。针对该问题,提出了一种工业光纤通信的时钟数据恢复方法。方法采用6倍时钟进...
关键词：时钟数据恢复 工业光纤通信 现场可编程门阵列(FPGA) 
面向高性能计算机光互连的低抖动Retimer电路
《计算机工程与科学》2024年第11期1940-1948,共9页刘庆 王和明 吕方旭 张庚 吕栋斌 
国家自然科学基金(62204263)。
随着通信带宽的大幅提升,低抖动作为多场景应用中信号传输质量的关键指标,已成为信号完整性研究的重要方向。56 Gbaud的Retimer芯片是高性能计算机光互连数据传输的关键核心芯片,其抖动性能也制约着光模块高性能计算机的整体性能。针对...
关键词：Retimer电路 时钟数据恢复(CDR) 锁相环(PLL) 低抖动 
一种集成DFE和CDR的56 Gbit/s PAM-4 SerDes接收机设计
《微电子学》2024年第3期450-457,共8页郭嘉乐 张长春 张翼 王静 
国家自然科学基金资助项目(62174090);毫米波国家重点实验室开放课题(K202325)。
基于65 nm CMOS工艺设计了一款1/4速率56 Gbit/s PAM-4 SerDes接收机,该接收机集成了可变增益放大、连续时间线性均衡(CTLE)、判决反馈均衡(DFE)、自适应阈值电压跟踪和无参考时钟数据恢复(CDR)等电路。可变增益放大技术被用来对接收信...
关键词：四电平脉冲幅度调制 SerDes接收机 判决反馈均衡器 时钟数据恢复 阈值电压跟踪 
基于先进CMOS工艺的多通道Gbps LVDS接收器
《电子技术应用》2024年第5期24-29,共6页赵达 沈丹丹 王亚军 杨亮 桂江华 邵健 
在SIP(System In a Package)系统中集成具有LVDS(Low-Voltage Differential Signal)接口的多通道高速模数转换器(Analog-to-Digital Converter,ADC)时,面临不同LVDS输出通道延时不同所导致的数据采集错误的问题,为此设计了一个多通道自...
关键词：模数转换器 多通道LVDS 锁相环 时钟数据恢复 
一种四分之一速率时钟数据恢复电路设计
《中国集成电路》2023年第9期44-49,共6页李登基 钱慧 
国家重点研发计划(2018YFB0407603)。
近年来,时钟数据恢复(Clock and Data Recovery,CDR)电路在高速通信中发挥着非常重要的作用。本文介绍了一种用于非归零(Non-Return to Zero,NRZ)码的无参考时钟四分之一速率的CDR电路。设计了满足四分之一速率的鉴相器(Phase Detector,...
关键词：时钟数据恢复 四分之一速率鉴相器 NRZ 无参考时钟 
25~28 Gbit/s CMOS高灵敏度光接收机电路设计
《微电子学》2023年第4期581-587,共7页金高哲 张长春 袁丰 张瑛 张翼 
国家自然科学基金资助项目(62174090);毫米波国家重点实验室开放课题(K202325)
基于65 nm CMOS工艺设计了一种25~28 Gbit/s具有自适应均衡和时钟数据恢复功能的光接收机电路。光接收前端采用低带宽设计,以优化接收机的灵敏度;采用判决反馈均衡器,以恢复低带宽前端引入的码间干扰。为了适应不同速率和工艺角引入的...
关键词：光接收机前端 判决反馈均衡器 时钟数据恢复电路 无参考时钟 嵌入式鉴相器 
一种全速率线性25Gb/s时钟数据恢复电路
《半导体光电》2023年第3期344-349,共6页张书豪 黄启俊 常胜 王豪 何进 
国家自然科学基金项目(61774113,61874079,62074116,81971702)。
面向高速光通信系统的应用,提出了一种全速率线性25 Gb/s时钟数据恢复电路(Clock and Data Recovery Circuit,CDRC)。CDRC采用了混频器型线性鉴相器和自动锁频技术来实现全速率时钟提取和数据恢复。在设计中没有使用外部参考时钟。基于4...
关键词：光通信 时钟数据恢复 线性鉴相器 鉴频器 CMOS 
主板PCle接口小知识
《电脑知识与技术（精华本）》2023年第1期88-89,共2页祝若博(文/图) 
主板PCIe接口是各种外置板卡设备的交互端,它原来的名称为“3GIO”,是由英特尔在2001年提出的,旨在替代旧的PCI、PCI-X和AGP总线标准。PCIe有多种规格,从PCI Express x1到PCI Express x32,能满足将来一定时间内出现的低速设备和高速设...
关键词：数据保护 AMD 时钟数据恢复 主板 比特率 显卡 英特尔 
全选清除导出
共11页<12345678910>
检索报告 对象比较 聚类工具 使用帮助 返回顶部