基于FPGA/CPLD的嵌入式VGA显示系统  

Embeded VGA Display System Based on FPGA/CPLD

作　　者：王恒心[1] 熊庆国[2] 王鑫[2] 陈礼敏[2] 

机构地区：[1]湖北省武汉科技大学信息科学与工程学院,湖北武汉430081 [2]武汉科技大学

出　　处：《微计算机信息》2008年第26期146-148,共3页Control & Automation

基　　金：湖北省教育厅科学研究计划项目(2003A006)

摘　　要：本文介绍了基于FPGA/CPLD的嵌入式VGA显示系统的设计,详细讨论了用VHDL设计行场扫描时序的方法,这种设计方法稍作改动便可产生任意行场扫描时序,具有很好的移植性。该显示系统已成功地在雷达图形显示系统中使用,且显示器的分辨率达到了1280*1024,刷新频率为60Hz。The design of embeded VGA display system based on FPGA/CPLD are introduced in this paper,The timing for the VGA synchronization signal is generated by VHDL language, This methed can generate any timing for the VGA synchronization signal only has a little change, And it has good replantation ,This display system has succeed used in Radar graph display ,And can support resolutions of up to 1280 × 1024 pixels at 108 MHz.

关 键 词：嵌入式 VHDL FPGA CPLD VGA显示 

分 类 号：TP302[自动化与计算机技术—计算机系统结构]