基于FPGA的片内并行机网络模型优化策略分析  

Analysis on parallel computer's network module based on FPGA

作　　者：李长松[1,2] 

机构地区：[1]中国科学院国家天文台,北京100012 [2]中国科学院研究生院,北京100039

出　　处：《电子技术应用》2008年第9期32-34,共3页Application of Electronic Technique

基　　金：国家自然科学基金委员会天文联合基金项目(10778628)

摘　　要：针对基-2 FFT 处理算法,采用分块存储思想,将存储器、处理机数据交换网络模型进行优化。优化后的网络模型数据通路数仅为20,降低为原来的4%以下,且不随 FFT 计算点数增多而增加。整个设计在 Virtex 系统芯片 XCV800上实现。Directed towards the radix-2 FFT algorithm, this paper introduces a new method, which can optimize the network module between the memory and the processing unit, by using the block memory. After network optimization, the link number is reduced to lower then 4% of normal design, and not increased with FFT points. This design is realized on XCV800.

关 键 词：实时信号处理 并行计算 FFT 网络模型 

分 类 号：TN791[电子电信—电路与系统] TP18[自动化与计算机技术—控制理论与控制工程]