单时钟指令周期PIC16C57软核设计  

PIC16C57 IP Core Design with Single Clock Instructions

作　　者：卢刚[1] 苏玲珑[1] 

机构地区：[1]西安理工大学自动化与信息工程学院,陕西西安710048

出　　处：《微电子学与计算机》2008年第11期150-152,共3页Microelectronics & Computer

基　　金：陕西省教育厅计划项目(04JK250);西安理工大学研究基金项目(210402;220410)

摘　　要：对传统PIC单片机体系架构进行了分析,对指令的执行时序进行了改进.根据新的指令时序用硬件描述语言设计了与PIC16C57完全兼容的软核,并在ALTERA CYCLONEⅡ系列的EP2C5Q208C8 FPGA芯片上实现.在相同的工作频率下,工作速度相对传统PIC单片机提高了4倍.The system structure of traditional PIC single chip microprocessor is analyzed in this paper and the sequencing of instruction execution is ameliorated;on the basis of a new instruction sequencing,an IP Core compatible with PIC16C57 is designed with the VHDL,and get realized on the EP2C5Q208C8 of ALTERA CYCLONEⅡ.The IP Core＇s working speed is 4 times of the traditional PIC single chip microprocessor at the same clock frequency.

关 键 词：体系架构 软核 VHDL 单片机 

分 类 号：TN402[电子电信—微电子学与固体电子学]