基于可重构乘法器的FIR数字滤波器设计  

The Design of FIR Filter Based on ReMB Block

作　　者：王婷[1] 王森章[1] 

机构地区：[1]上海交通大学微纳米科学技术研究院,上海200030

出　　处：《微处理机》2008年第5期2-4,共3页Microprocessors

摘　　要：讨论了一种新的乘法器结构(ReMB),并把它应用于数字FIR滤波器的设计中。在设计中,基于ReMB结构,通过改进RAG-n算法,简化FIR滤波器乘法模块的结构,减少硬件实现面积,提高速度。设计的32阶半带FIR滤波器用Verilog硬件描述语言进行描述,并综合到Xilinx公司Virtex-II系列FPGA中。从综合结果来看,提出的FIR结构可以达到面积和速度的优化。Provides a novel design of FIR filter. It employs a RAG - n arithmetic based on Reconfignrable Multiplier Blocks. The technique is implemented in a design of a half - band 32 - tap FIR filter on Xilinx Virtex - Ⅱ FPGA. It is shown that,The ReMB structure and employed RAG - n arithmetic can significant reduce the area and the delay.

关 键 词：FIR滤波器 可重构乘法器 RAG—n算法 数字信号处理 

分 类 号：TN713[电子电信—电路与系统]