面积优化RS编解码器的VLSI设计  

VLSI Design of an Area-Efficient RS Codec

作　　者：尧勇仕[1] 顾晓峰[1] 于宗光[1,2] 

机构地区：[1]江南大学信息工程学院,江苏无锡214122 [2]中国电子科技集团公司第五十八研究所,江苏无锡214035

出　　处：《微电子学》2008年第6期878-881,共4页Microelectronics

基　　金：科技部科技型中小企业技术创新基金(07C26223201317);教育部新世纪优秀人才支持计划(NCET-06-0484);江苏省自然科学基金资助项目(BK2007026)

摘　　要：介绍了一种适用于数字电视广播视频(DVB)系统的面积优化RS(204,188)编解码器的VLSI设计。设计中,充分考虑DVB系统的特性,采用软硬件协调和优化的三级流水线结构,运用改进的Berlekamp-Massey迭代算法来实现,有效地缩小了RS编解码器的面积,适合应用于高清晰数字电视芯片。VLSI design of an area-efficient Reed-Solomon （204, 188） codec for DVB systems was presente＆ With characteristics of DVB systems taken into account, the circuit, which was designed by using hardware/software co-design methodology and optimized three-stage pipelined structure, was implemented by modified Berlekamp- Massey iterative algorithm, which effectively reduced the area of RS codec, making them suitable for HDTV chips.

关 键 词：数字电视广播 面积优化 RS编解码器 BM迭代算法 

分 类 号：TN919[电子电信—通信与信息系统]