具有时间隐藏特性的数据块读写SDRAM控制器  

SDRAM Controller with Time-hiding Feature for Data Block Access

作　　者：王斌[1] 熊志辉[1] 陈立栋[1] 谭树人[1] 张茂军[1] 

机构地区：[1]国防科技大学信息系统与管理学院,长沙410073

出　　处：《计算机工程》2009年第4期244-246,共3页Computer Engineering

基　　金：国家自然科学基金资助项目(60773023;60705013);中国博士后科学基金资助项目(20070410977)

摘　　要：针对SDRAM控制器读写数据块访问延时长、速度慢的问题,提出时间隐藏技术,将其应用于SDRAM控制器的设计,采用FPGA实现。实验结果表明,时间隐藏技术有效缩短了数据块读写访问延时,提高了读写速度,写4×4数据块可节约时间52%,读8×8数据块可节约时间44%。In order to speed up the efficiency of SDRAM controller while reading/writing data blocks, this paper proposes a time-hiding method for the design of SDRAM controller. It implements this method on FPGA. Experiments indicate that this time-hiding method shortens the latency and increases the speed of accessing data blocks. For example, when writing 4×4 data blocks, this method saves access time by 52%, and when reading 8 × 8 data blocks, this method saves access time by 44%.

关 键 词：时间隐藏 数据块 SDRAM控制器 

分 类 号：TP333[自动化与计算机技术—计算机系统结构]