基于CPLD和Verilog HDL语言的一种线阵CCD驱动时序电路的设计  

Design on driving generator based on CPLD and Verilog HDL for a kind of linable CCD

作　　者：李汉宇[1] 张庆生[1] 张涛[2] 李健[1] 

机构地区：[1]北京理工大学信息科技学院 [2]北京大学

出　　处：《光学技术》2007年第S1期19-21,共3页Optical Technique

摘　　要：以东芝公司生产的TCD132D型号线阵CCD为例,介绍了一种基于CPLD和Verilog HDL语言的CCD时序驱动电路的设计方法。给出了Verilog HDL语言源代码,采用Modelsim SE等软件实现了功能、时序仿真。实验结果表明,设计符合实际工作需要。Taking TCD132D made by TOSHIBA Corporation as example,the design method of CCD timing drive circuit based on both CPLD and Verilog hardware disicription language is introduced.Some codes of the Verilog HDL source program are given,both function and timing simulation running on Modelsim SE is presented.As a result,the design is well worked in actual circuit.

关 键 词：CCD CPLD VERILOG HDL 驱动时序电路 

分 类 号：TN791[电子电信—电路与系统]