应用循环移位矩阵设计LDPC码译码器  

Design of LDPC Coder-Decoder Based on Cyclic Shift Matrices

作　　者：管武[1] 董明科[1] 项海格[1] 

机构地区：[1]北京大学信息科学技术学院,北京100871

出　　处：《应用科学学报》2009年第2期117-123,共7页Journal of Applied Sciences

基　　金：国防预研基金(No.9140A22030106JW02)资助项目

摘　　要：通过对DVB-S2和WiMAX等标准中的实用LDPC码的分析,导出了其共同的基于循环移位矩阵的校验阵结构;设计了一种基于循环移位矩阵的LDPC码译码器,该译码器拥有每行块(列块)逐块、逐行块(列块)的半并行译码机制、通用的外信息存储单元和串行运算单元,可以用相同的结构实现不同码率的各种LDPC码.采用该结构在Altera EP2S60芯片上实现了码长为8064、比特码率为7/8,6/8,5/8,4/8,3/8这5个码率的多码率LDPC码译码器.测试结果表明,译码器的有效符号速率达到80 Mbit/s.In this paper, the LDPC codes used in DVB-S2 and WiMAX are analyzed. A universal structure based on cyclic shift matrices is presented for these codes. A partially parallel decoder is designed with a universal storage resource reusing architecture and serial operation processors. This decoder has been implemented on an Altera EP2S60 platform, and can work for 8 064 bit code length at rates 7/8, 6/8, 5/8, 4/8 and 3/8. Test results show that its code throughput can approach 80 Mbit/s.

关 键 词：低密度奇偶校验码(LDPC码) 译码器 循环移位矩阵 

分 类 号：TN911.22[电子电信—通信与信息系统]