基于DVB-S2标准LDPC码译码器的设计  

Design of LDPC Decoder Based on DVB-S2 Standard

作　　者：祁中洋[1] 林基明[1] 

机构地区：[1]桂林电子科技大学信息与通信学院,广西桂林541004

出　　处：《桂林电子科技大学学报》2009年第3期203-207,共5页Journal of Guilin University of Electronic Technology

基　　金：教育部新世纪优秀人才支持计划基金(NCET-05-0754);广西自然科学基金(桂科自0640168;桂科基0731025)

摘　　要：在分析SMP消息传递算法和MSA消息传递算法特点的基础之上,采用了一种改进的消息传递算法,使校验节点更新与变量节点后验概率更新能同时进行,不但可以提高译码器的吞吐量,而且能有效降低了译码时延。文中通过第二代卫星数字视频广播标准(DVB-S2)标准中LDPC码为例,介绍了FPGA实现过程中各模块的结构和功能,FPGA硬件仿真表明,最高译码速率可以达到60 Mbps。An improved message scheduling algorithm is proposed based on the study of the features of the SMP message scheduling algorithm and MSA message scheduling algorithm. It enables the synchronization of check node update and the posterior probability of variable node update, and thus not only improves the throughput of the decoder but also reduces the time--delay in decoder. The second--generation satellite digital video broadcasting standard （DVB-S2） LDPC code is used as an example to illustrate the structure and function modules in the FPGA implementation. FPGA hardware simulation shows that the maximum decoding rate can reach 60 Mbps.

关 键 词：DVB—S2 LDPC 译码器 

分 类 号：TN911[电子电信—通信与信息系统]