基于FPGA的(2,1,9)Viterbi译码器的实现  

作　　者：张红[1] 

机构地区：[1]福州大学物理与信息工程学院,福建福州350002

出　　处：《福建电脑》2009年第8期95-96,共2页Journal of Fujian Computer

摘　　要：Viterbi算法是卷积码的一种最大似然译码。文中介绍了(2,1,9)的Viterbi译码器的FPGA一种实现方案,其中ACS运算采用两个基四蝶形运算、幸存路径采用单指针进行回溯、路径度量存储为乒乓结构,电路经过综合后输出速率最高能达到2.3Mbps。

关 键 词：VITERBI译码器 幸存路径 路径度量 FPGA 

分 类 号：TN764[电子电信—电路与系统] TN791