基于可配置VLIW结构DSP的RS译码算法设计  

Design of RS Decoding Algorithm Based on Configurable VLIW DSP Structure

作　　者：亓洪亮[1] 李挥[1] 林晓辉[2] 

机构地区：[1]北京大学深圳研究生院集成微系统重点实验室,广东深圳518055 [2]深圳大学信息工程学院,广东深圳518050

出　　处：《通信技术》2009年第8期186-188,191,共4页Communications Technology

基　　金：国家863计划(No.2007AA01Z218);项目名称:最少缓存电路交换式超大规模路由交换结构;国家自然科学基金(NSFC:60872010;60602066);项目名称:基于网络编码理论的分布式路由与交换结构研究;广东省自然科学基金(2008年NSFGD:No.82518057);项目名称:最优缓存QoS保证超大规模接入路由结构

摘　　要：VLIW体系结构是高端DSP大多采用的体系结构,此结构有很强的指令级并行运算能力。一般的DSP应用开发,都是针对具体型号的DSP进行软件的设计和优化。为了更好地利用DSP资源、提高性能、节约成本,文中提出了一种软硬件协同设计的方法。通过RS码的Euclid译码算法的实现,充分体现了可配置VLIW结构DSP的性能优势和开发周期短。达到面向应用的硬件和软件最优。VLIW structure is widely used in high-performance DSP architecture, and is of strong parallel computingability. In the general DSP applications, only software design and optimization aiming at the specific model is done. In order to make better use of DSP resources, improve performance and reduce cost, this paper presents a kind of software and hardware co-design methodology. Through the example of RS decoding with Euclid algorithm, this proposed configurable VLIN DSP structure has fully demonstrated its performance advantages, achieves the optimization of software and hardware co-design for applications.

关 键 词：VLIW DSP RS Euclid算法 软硬件协同设计 硬件可配置 

分 类 号：TN911.72[电子电信—通信与信息系统]