基于TMS320C25混合锁相环的设计与实现—验证于应答接收机试验电路  

出　　处：《无线电技术（上海）》2009年第1期80-92,共13页

摘　　要：本文阐述了用数字环路滤波器设计、分析和模拟实验锁相环（PLL）。TMS320C25数字信号处理器（DSP）用来实现数字环路滤波器。要保持其兼用性，主要的设计目的是：在不改变任何东西的情况下，用数字环路滤波器替代深空应答接收机（DST）试验电路板环路滤波器的模拟锁相环。该替换最终形成了混合数字锁相环（HDPLL）。原先的模拟锁相环（APLL）和设计好的混合数字锁相环都是I型二阶系统。本文还提供和评估了混合锁相环和接收机的实时性能。

关 键 词：TMS320C25 数字锁相环 滤波器设计 试验电路 接收机 混合 数字环路滤波器 应答 

分 类 号：TN911.72[电子电信—通信与信息系统] TN911.8[电子电信—信息与通信工程]