高性能MD5算法IP核的设计空间探索与分析  

Design Space Exploration and Analysis of High Performance MD5 IP Core

作　　者：原昊[1] 吴东[1] 谢向辉[1] 

机构地区：[1]江南计算技术研究所,江苏无锡214083

出　　处：《计算机工程与科学》2009年第11期58-61,共4页Computer Engineering & Science

基　　金：国家973计划资助项目(2007CB310907);国家863计划资助项目(2007AA01Z117)

摘　　要：本文以Bluespec System Verilog高层硬件描述语言为工具,对MD5核心算法进行了设计空间探索,实现了全展开组合逻辑、全展开流水线、循环迭代、流水化的循环迭代四种结构,测试和分析了各种结构的性能和面积指标,完整掌握了MD5IP核的设计空间的各项参数。This paper uses a high-level hardware description language called Bluespec SystemVerilog as the basic tool, takes a design space exploration of the hardware implementation of the MD5 algorithm, implements four different architectures, tests and analyzes the performance and area occupation of the four architectures, and gets the complete parameters of the design space for MD5 IP Cores.

关 键 词：MD5 Bluespec SYSTEMVERILOG 高性能加速计算 

分 类 号：TP309[自动化与计算机技术—计算机系统结构]