一种快速循环冗余校验算法的Verilog实现  

作　　者：黄熙 

机构地区：[1]福建省测试技术研究所,福建福州350003

出　　处：《福建电脑》2009年第11期79-80,共2页Journal of Fujian Computer

摘　　要：介绍了CRC编码的基本原理,由此推导了串行输入(位并行)字符组合m1m2…mk-1mk的CRC码的快速计算方法,以满足通信过程中,数据流的快速CRC编码要求。该算法特别适用于大数据块的CRC编码。随后,给出了算法的Verilog硬件描述语言的可编程逻辑器件的实现方法,并在ISE中用ModelSim进行了仿真,使用Synplify Pro得到了综合结果。

关 键 词：CRC码 快速算法 VERILOG 仿真 

分 类 号：TP39[自动化与计算机技术—计算机应用技术] TP391.41[自动化与计算机技术—计算机科学与技术]