深亚微米SOC设计的去耦电容优化方法学  

作　　者：韦素芬[1] 梁宇 

机构地区：[1]集美大学信息工程学院,福建厦门361021 [2]飞思卡尔半导体苏州设计中心,江苏苏州215011

出　　处：《大众科技》2010年第1期47-49,共3页Popular Science & Technology

摘　　要：随着集成电路工艺尺寸进入超深亚微米数量级,电源电压相应降低,而时钟频率却不断提高,电源网格中的动态电流变化率越来越大,使得动态电源压降(IR Drop)的问题更突出。在这种工艺按比例缩小的趋势下,去耦电容(decap电容)在电源网格中的合理布局的作用日益明显:以优化的方式放置decap电容来有效地减小电源噪声。文章介绍基于动态电源压降分析的VSDG和SOC-Encounter相结合的去耦电容优化方法学。

关 键 词：去耦电容 电源电压降 电源噪声 电源网格 

分 类 号：TP331[自动化与计算机技术—计算机系统结构]